AMD und IBM erläutern 45-Nanometer-Chipherstellung
Auf dem International Electron Device Meeting (IEDM) haben IBM und AMD weitere Details zum Einsatz von Immersionslithographie, Ultra-Low-k-Interconnect-Dielektrika und mehrerer verbesserter Transistor-Strain-Verfahren in der Herstellung der 45-Nanometer-Mikroprozessor-Generation erläutert. Die beiden Unternehmen rechnen für Mitte 2008 mit der Verfügbarkeit der ersten 45-Nanometer-Chips, die unter Verwendung dieser Prozesse gefertigt werden.
Der Einsatz von Immersionslithographie soll ein verbessertes Mikroprozessor-Design sowie eine zuverlässige Fertigung gewährleisten. In der Prozesstechnologie wird derzeit konventionelle Lithographie genutzt, die jedoch zu erheblichen Einschränkungen bei Mikroprozessor-Designs jenseits der 65-Nanometer-Prozesstechnologie führt: »Bei der Immersionslithographie wird der Raum zwischen dem Projektionsobjektiv des Stepper-Lithographiesystems und dem Wafer mit einer transparenten Flüssigkeit gefüllt. Diese wichtige Verbesserung des Lithographieprozesses ermöglicht eine erhöhte Tiefenschärfe und eine verbesserte Bildpräzision, die einen Beitrag zur Verbesserung der Performance auf Chip-Ebene und der Fertigungseffizienz leisten kann«, so Dr. Hans Deppe, Corporate Vice President und Geschäftsführer von AMDs Fertigungsstandort in Dresden. Mit der Immersions-Technik wollen sich AMD und IBM Produktionsvorteile gegenüber Mitbewerbern verschaffen. So werde zum Beispiel die Performance einer SRAM-Zelle um rund 15 Prozent aufgrund des verbesserten Prozesses erhöht, ohne dass kostenaufwändigere Doppelbelichtungsverfahren erforderlich seien.
Diskutieren Sie dieses Thema im CRN-Forum !
