Startseite > Office & Kommunikation > Darum ist das iPhone 5S so höllisch schnell

Apples »Cyclone«-CPU-Architektur enthüllt

Darum ist das iPhone 5S so höllisch schnell

4. April 2014, 10:39 Uhr | Lars Bube

Blockschaltbild von Apples 64-bit-Cyclone-CPU. Es handelt sich um die komplexeste Mikroarchitekur aller Mobilprozessoren. (Bild: Fachmagazin Elektronik)

Als Apple mit dem A7-Chip die erste 64-bit-Mikroarchitektur »Cyclone« für Mobilgeräte vorstellte, war die Überraschung groß: Trotz moderater Taktfrequenz ist das iPhone 5S schneller als sämtliche Konkurrenten. Neue Informationen erlauben uns jetzt den Blick hinter die Kulissen von »Cyclone« – einer CPU, die Intels Core-i-Chips ähnlicher ist als bisherigen Mobil-Prozessoren.

--- canonical[http://www.elektroniknet.de/halbleiter/prozessoren/artikel/107338/] ---Versetzen Sie sich einmal in die Lage von führenden Smartphone-Herstellern wie Samsung oder HTC: Sie rüsten Ihre Top-Geräte mit einem mit 2,3 oder sogar 2,5 GHz getakteten Quadcore-Snapdragon-Chip von Qualcomm aus und müssen trotzdem feststellen, dass ein mit 1,3 GHz getaktetes Dual-Core-iPhone-5S schneller ist als ihre eigenen Geräte.

Mit der Vorstellung der ersten 64-bit-Mikroarchitektur »Cyclone«, einer ARMv8-kompatiblen Eigenentwicklung von Apple, wurde im September 2013 die gesamte Branche überrascht. Die gewaltige Steigerung der Rechenleistung auch gegenüber dem iPhone 5C, ausgerüstet mit einem ARMv7-kompatiblen 32-bit-Dual-Core-Prozessor, kann nicht alleine mit der verdoppelten Registerzahl und 64-bit-Operationen erklärt werden.

Neue Informationen, die Apple jetzt im Rahmen des LLVM-Projektes (www.llvm.org) herausgab in Verbindung mit selbst programmierten Apps zur Instruktions-Durchsatzmessung, haben uns jetzt in die Lage versetzt, »Cyclone« im Detail zu analysieren.

Wie das Bild zeigt, handelt es sich weniger um ein »Upgrade« von CPUs der Klasse Swift/Krait, sondern um die komplexeste Out-of-Order-Mikroarchitektur, die bis heute in Mobilegräten verbaut wurde. Mit 6 Befehls-Dekodern und neun Ausführungseinheiten kann sie bei entsprechendem Instruktions-Mix pro Taktzyklus sechs Befehle dekodieren, auf die Ausführungseinheiten verteilen, ausführen und abschließen – z.B. vier Integer- und zwei Gleitkomma-Operationen. »Swift« und Qualcomms »Krait« schaffen es trotz 3 Dekodern nicht ganz, drei Instruktionen parallel auszuführen – offenbar können die Integer- und Gleitkomma-Pipelines nicht alle parallel befüllt werden.