HP plant "Serial-Datenbus" auf Transistorebene
Nanogitter soll bei künftigen Chips Platz sparen
Forscher von Hewlett-Packard (HP) meinen, dass sie heutige Chips mithilfe der Nanotechnik um den Faktor acht verkleinern können, ohne dabei die Größe der Transistoren zu reduzieren.
Eine solche Reduktion der Chipgröße würde bedeuten, dass man wesentlich mehr Komponenten auf einen Chip unterbringen kann und dass dieser auch weniger Leistung aufnimmt. HPs Schrumpfprozess zielt dabei auf die komplexen und Platz fressenden Verbindungen der einzelnen Transistoren untereinander. Die neue Architektur sieht vor, dass die vielen Verbindungen der Transistoren durch ein einziges Nanogitter ersetzt werden, bei dem parallele Bahnen auf zwei um 90 Grad versetzten Ebenen alle Transistoren verbinden. Die jeweils erforderlichen Verbindungen von Transistor zu Transistor werden mit einer Steuerfunktion je nach Notwendigkeit an- und abgeschaltet. Das Nanogitter kann man sich extrem vereinfacht wie einen Serial-Datenbus auf Transistorebene vorstellen.
"Ein Nanogitter als Verbindungsnetz bedeutet einen neuen Leistungsschub bei allen bestehenden Prozessoren", schwärmt Stan Williams, Chef des Quantenforschungszentrums bei HP, über seine Entwicklungsarbeit. Doch bislang gibt es noch kein Endprodukt, sondern nur Computersimulationen mit einem Field-Programmable Gate Array (FPGA). Doch bis Jahresende soll es laut Williams bereits einen entsprechenden Prototyp geben. Er wählte dafür einen FPGA, weil bei diesen Chips die "interne Verkabelung" am höchsten ist. "In einigen Fällen kann der interne Kommunikationsbedarf eines FPGAs rund 80 Prozent der gesamten Chipfläche verschlingen", lautet seine Erklärung. Laut seinen Berechnungen benötigt ein FPGA mit 45-Nanometer-Transistoren und einem Gitter von 4,5 Nanometer nur noch vier Prozent der Fläche eines normalen 45-Nanometer-FPGAs. Das Nanogitter selbst kann entweder aus Aluminium oder Kupfer bestehen – wenn auch auf einer wesentlich kleineren Ebene als die gegenwärtigen Verbindungen.
Ein weiterer Vorteil dieser Architektur wäre eine größere Ausbeute bei der Fertigung, denn der Ausfall eines einzelnen Transistors würde nicht mehr automatisch bedeuten, dass der gesamte Chip unbrauchbar ist. "Wenn ein Transistor nicht mehr reagiert, wird er intern einfach von der Liste der verfügbaren gestrichen", so Williams. Auch bei der Stromaufnahme gebe es ein großes Einsparungspotenzial, weil sich über diese Struktur ganze Bereiche des Prozessors abschalten ließen, wenn sie nicht benötigt werden. Der einzige Nachteil, der sich bisher abzeichnet, ist ein Absenken der Taktfrequenz, denn der Switching-Prozess benötigt selbst Zeit; doch dafür sei der Leistungsbedarf pro Rechenschritt geringer.
Sollte es den HP-Forschern tatsächlich gelingen, einen entsprechende Chip zu produzieren, wäre Moores Gesetz der Leistungsverdoppelung alle 18 Monate gebrochen: Laut Williams wäre der erreichbare Leistungsschub bis zum Achtfachen der bisherigen Leistung.
Dieser Durchbruch in der Chiptechnik käme der Industrie gerade zur rechten Zeit, denn in den letzten Jahren zeichnete sich ein physikalisches Ende einer weiteren Verkleinerung der Transistoren ab – zumindest was das bestehenden Ausgangsmaterial Silizium und die heutigen Fertigungsprozesse angeht. Zwar gab es in jüngster Zeit immer wieder neue Patente für wesentlich kleinere Transistoren, doch diese benötigen alle komplett neue Fertigungsanlagen, was angesichts der Milliarden, die die Chipwerke gekostet haben, nur eine äußerst langfristige Perspektive ist.
Doch HPs neues Verfahren betrifft die gebräuchlichen Materialien und lässt sich in die bestehenden und bereits geplanten Chipproduktionen integrieren. "Frühestens 2010 kann es eine Serienproduktion damit geben", dämpft Williams aber die hohen Erwartungen.
Harald Weiss/wg
Lesen Sie mehr zum Thema
